上に戻る     

CMOSラッチアップ

ラッチアップ概要

ラッチアップとは、P型とN型の両方の拡散層を利用する半導体に生ずる寄生サイリスタのスイッチング現象であリ、 外部及び内部で発生した微少電流をトリガー(きっかけ)として増幅された大電流が素子やシステムに流れ続け、終 にはそれらを破壊するに至る現象である。

一般的には、CMOS(Complimentary Metal Oxide Semiconductor:相補性金属ー酸化膜半導体)特有の現象として知ら れている。 CMOSは、(+)の電荷を担うホールが流れる領域(P-Channel)を利用するPMOS(Positive Channel MOS)ト ランジスタ及び(-)の電荷を担うエレクトロンが流れる領域(N-Channel)を利用するNMOS(Negative ChannelーMOS)の 両方を交互にスイッチングすることにより定常時の消費電力を無視できる程に減少したIC(Integrated Circuit:集積 回路)として普及した。

即ち、PMOSはN基板上に、NMOSはP基板上に作られ両基板はダイオードとして積み重ねられCMOSを構成している為、寄 生のPNP及びNPNバイポーラ(相極性)・トランジスタからなるサイリスタがP/NMOSの周りに必然的に形成される。